pcb設(shè)計問答集（三）.doc

pcb設(shè)計問答集（三）,pcb設(shè)計問答集（三）.。
站群推廣項目評估、、表格
設(shè)計問答集三

、電路板應(yīng)從那幾個方面著手？
就數(shù)字電路而言，首先先依序確定三件事情：確認所有電源值的大小均達到設(shè)計所需。有些多重電源的系統(tǒng)可能會要求某些電源之間起來的順序與快慢有某種規(guī)范。確認所有時鐘信號頻率都工作正常且信號邊緣上沒有非單調(diào)的問題。確認信號是否達到規(guī)范要求。這些都正常的話，芯片應(yīng)該要發(fā)出第一個周期的信號。接下來依照系統(tǒng)運作原理與來。
、在電路板尺寸固定的情況下，如果設(shè)計中需要容納更多的功能，就往往需要提高的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強，同時走線過細也使阻抗無法降低，請專家介紹在高速高密度設(shè)計中的技巧?
在設(shè)計高速高密度時，串擾確實是要特別注意的，因為它對時序與信號完整性有很大的影響。以下提供幾個注意的地方：
控制走線特性阻抗的連續(xù)與匹配。
走線間距的大小。一般常看到的間距為兩倍線寬。可以透過仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結(jié)果可能不同。
選擇適當?shù)亩私臃绞健?br>避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因為這種串擾比同層相鄰走線的情形還大。
利用盲埋孔來增加走線面積。但是板的制作成本會增加。在實際執(zhí)行時確實很難達到完全�平行託枞长，策��还是要尽量�齙健?br>除此以外，可以預(yù)留差分端接和共模端接，以緩和對時序與信號完整性的影響。
、模擬電源處的濾波經(jīng)常是用電路。但是為什么有時比濾波效果差？
與濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。因為電感的感抗大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時濾波效果可能不如。但是，使用濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。
、濾波時選用電感，電容值的方法是什么？
電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時電流的反應(yīng)能力。如果的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會較大。而電容的也會有影響。另外，如果這是放在開關(guān)式電源的輸出端時，還要注意此所產(chǎn)生的極點零點對負反饋控制回路穩(wěn)定度的影響。
、如何盡可能的達到要求，又不致造成太大的成本壓力？
板上會因而增加的成本通常是因增加地層數(shù)目以增強屏蔽效應(yīng)及增加了、等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構(gòu)上的屏蔽結(jié)構(gòu)才能使整個系統(tǒng)通過的要求。以下僅就板的設(shè)計技巧提供幾個降