pcb設(shè)計(jì)問(wèn)答集（一）.doc

pcb設(shè)計(jì)問(wèn)答集（一）,pcb設(shè)計(jì)問(wèn)答集（一）.。
站群推廣項(xiàng)目評(píng)估、、表格
設(shè)計(jì)問(wèn)答集一

、如何選擇板材？
選擇板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的板子大于的頻率時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如，現(xiàn)在常用的材質(zhì)，在幾個(gè)的頻率時(shí)的介質(zhì)損耗會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。
、如何避免高頻干擾？
避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_�？捎美�大高速信號(hào)和模擬信號(hào)之間的距離，或加在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。
、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問(wèn)題？
信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗，走線的特性阻抗，負(fù)載端的特性，走線的拓樸架構(gòu)等。解決的方式是靠端接與調(diào)整走線的拓樸。
、差分布線方式是如何實(shí)現(xiàn)的？
差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間距此間距由差分阻抗決定要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層，一為兩條線走在上下相鄰兩層。一般以前者并排并肩實(shí)現(xiàn)的方式較多。
、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線，如何實(shí)現(xiàn)差分布線？
要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線的。
、接收端差分線對(duì)之間可否加一匹配電阻？
接收端差分線對(duì)間的匹配電阻通常會(huì)加其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。
、為何差分對(duì)的布線要靠近且平行？
對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷�且平行。所謂適當(dāng)?shù)目拷�是因�(yàn)檫@間距會(huì)影響到差分阻抗的值此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐�保持差分阻抗的一致性。若兩線忽遠(yuǎn)忽近差分阻抗就會(huì)不一致就會(huì)影響信號(hào)完整性及時(shí)間延遲。
、如何處理實(shí)際布線中的一些理論沖突的問(wèn)題
基本上將模數(shù)地分割隔離是對(duì)的。要注意的是信號(hào)走線盡量不要跨過(guò)有分割的地方還有不要讓電源和信號(hào)的回流電流路徑變太大。
晶振是模擬的正反饋振蕩電路要有穩(wěn)定的振蕩信號(hào)必須滿足與的規(guī)范而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾即使加可能也無(wú)法完全隔離干擾。而且離的太遠(yuǎn)地平面上的噪聲也會(huì)影響正反饋振蕩電路。所以一定要將晶振和芯片的距離進(jìn)可能靠近。
確實(shí)高速布線與的要求有很多沖突。但基本原則是因所加的電阻電容或不能造成信號(hào)的一些電氣特性不符合規(guī)范。所以最好先用安排走線和疊層的技巧來(lái)解決或減少的問(wèn)題如高速信號(hào)走內(nèi)層。最后才用電阻電容或的方